

# Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen

J. Treibig, S. Hausmann, U. Ruede

15.09.05 / ASIM 2005 - Erlangen

# Gliederung

- 1 **Einleitung**
  - Motivation
  - Grundlagen
- 2 **Optimierungen**
  - Pseudo-Vektorisierung
  - Software Prefetching
- 3 **Messungen**
  - Verwendete Maschinen
  - Messungen im Speicher
  - Messungen im Cache
- 4 **Arithmetische Abschätzung**

# Motivation

- Compiler generieren ineffizienten Code:
  - Aktuelle Hardwareentwicklungen werden nicht berücksichtigt
  - Die Hochsprache bietet zu wenige Informationen für eine effiziente Optimierung
- Für beste Ergebnisse ist es notwendig aktuelle Fähigkeiten der Prozessoren zu nutzen Techniken wie SIMD und Prefetching erweitern


Ziel: Was können moderne Architekturen leisten.

# Grundlagen

- Lattice Boltzmann in 3D
  - D3Q19 Modell
  - Reguläres Gitter
  - 19 Werte pro Zelle
  - Rechnung mit Fließkommazahlen doppelter Genauigkeit
- Untersuchung auf x86-64 basierten Architekturen
  - Intel Pentium 4 / Xeon
  - AMD Athlon-64 / Opteron
- Es wurden die effizientesten Algorithmen in Assembler programmiert mit dem Schwerpunkt aktuelle Instruktionssatzerweiterungen besser zu nutzen und mögliche Engpässe zu beseitigen.

# Pseudo-Vektorisierung

SSE2 Befehle ermöglichen die Kodierung von zwei/vier Operationen mit einer Instruktion




Momentan noch keine *echt* parallele Ausführung, aber:


- Mehr Befehle passen in Instruktionsfenster des Prozessors
- Erleichtert Erkennung von Abhängigkeiten

# Software Prefetching

## Ohne Prefetching:



## Mit Prefetching:



# Verwendete Maschinen


	<b>Athlon-64 4000+</b>	<b>Xeon Nocona</b>
Taktfrequenz	2.4 GHz	3.4 GHz
L2 Cache	1 MByte	1 MByte
L1 Cache	64 kByte	16 kByte
L2 Zugriffszeiten	11 Takte	27 Takte
L1 Zugriffszeiten	3 Takte	3 Takte
Cacheline Größe	64 Byte	64(128) Byte





# Xeon Nocona


## Performance Comparison, Xeon Nocona (EM64T)



# Athlon-64 4000+


## In-Cache Performance, Athlon-64 4000+

(64KB L1, 1024 KB L2)



# Xeon Nocona

## In-Cache Performance, Xeon 4 Nocona (16KB L1, 1024KB L2)



# Arithmetische Abschätzung

Verhältnis aus Multiplikationen zu Additionen verringert erreichbare Performance:

$$P_{\text{LBM}} = \frac{n_a + n_m}{2 \cdot \max(n_a; n_m)} \cdot \text{PeakFLOP/s}$$

Ergibt  $\approx 87\%$

- Athlon-64: 26 MLSUPS
- Xeon Nocona: 17 MLSUPS

# Zusammenfassung

- Die Speicherlimitierung verschiebt sich nach Optimierungen zu einer arithmetischen Limitierung
- Mit Cache Optimierungen 80-90 % der In-Cache Performance gemessen
- In-Cache Performance zumindest bei Athlon-64 sehr nah an speicherloser Performance
- Große Lücke zu arithmetischem Limit
- Ein besseres *software scheduling* könnte bessere Ergebnisse bringen